Autmated VHDL composition from AHPL

Abstract

Hardware description languages (HDLS) have been widely used for documentation communication and verification They have also been used as input specification languages to design automation (DA) systems which synthesize VLSI layouts AHPL is an HDL that has been in use for the past two decades in modeling digital systems Recently a language called VHDL (VHSIC hardware description language) developed under the auspices of the United States department of defense very high speed integrated circuits program is rapidly emerging as the next generation design automation language In this paper we present a tool for the automatic composition of VHDL descriptions from their equivalent AHPL specifications Central to the composition algorithm is a template which is the skeleton of a generic VHDL model consisting of a small subset of VHDL constructs that are sufficient to capture VHDL equivalent descriptions of any input AHPL model The Composer will be illustrated with the help of an example

تستخدم لغات وصف الدوائر (HDLS) غالبا في التوثيق والاتصال والتحقيق، وكذلك تستخدم كلغة توصيف مدخلة إلى أنظمة التصميم الآلي (DA) المستخدمة في توليف نماذج الدوائر المتكاملة ذات النطاق الواسع جدا (VLSI) وخلال العقدين الماضيين استخدمت لغة (AHPL) وهي من لغات وصف الدوائر (HDL) في نمذجة الأنظمة الرقمية ومنذ عهد قريب تم تطوير لغة اسمها VHDL (لغة HVSIC لوصف الدوائر) تحت رعاية برنامج وزارة الدفاع الأمريكية لتطوير الدوائر المتكاملة ذات السرعات الفائقة وهذه البحث أداه تأليف آلية لتوصيف VHDL باستخدام مواصفات AHPL المكافئة لها والجزء الرئيسي في الخوارزمية المقترحة هو قالب المعايرة وهو مخطط هيكلي لنموذج VHDL توليدي يتكون من مجموعة جزئية صغيرة من تركيبات VHDL كافية لاستخلاص وصف VHDL المكافئ لأي نموذج AHPL داخل ويوضح أحد الأمثلة طريقة عمل المؤلف المقترح